A design methodology and various performance and fabrication metrics evaluation of 3D Network-on-Chip with multiplexed Through-Silicon Vias

كلية الهندسة

جامعة اسيوط

A design methodology and various performance and fabrication metrics evaluation of 3D Network-on-Chip with multiplexed Through-Silicon Vias

مؤلف البحث
Said, Mostafa; Shalaby, Ahmed; Mehdipour, Farhad; Biglari-Abhari, Morteza; El-Sayed, Mohamed
المشارك في البحث
Mostafa Said Sayed Abdelrehim
قسم البحث
الهندسة الكهربائية
سنة البحث
2016
مجلة البحث
Microprocessors and Microsystems
الناشر
NULL
عدد البحث
v 43
تصنيف البحث
1
صفحات البحث
p 26-46
موقع البحث
NULL
ملخص البحث

NULL